#### ARCHI – Architecture des ordinateurs

Sylvain Brandel 2025 – 2026 sylvain.brandel@univ-lyon1.fr

#### Partie 5

# CIRCUITS SÉQUENTIELS

Logique anarchique Logique structurée Logique en tranche

### Bascules


- Bistable
- Bascules transparentes
  - Bascule RS
  - Bascule Latch (bascule D transparente)


- Bascule (ang.) Flip-flop
- Verrou (ang.) Latch

- Bascules opaques
  - Bascule D
    - Maître esclave
    - À commande par flanc (Edge triggered)
  - Bascules dérivées de la bascule D :
    - Bascule T
    - Bascule JK


# Bascules transparentes


Bistable







Bascule RS






Bascule Latch (bascule transparente D)






# Bascules transparentes


- Bascule Latch (bascule D transparente)
  - Bascule Latch régie par le niveau haut : D stockée quand C à son niveau haut




Bascule Latch régie par le niveau bas : D stockée quand C à son niveau bas
 (Latch NOR)




- Bascule D maître esclave
  - NOR-NAND : régie par le front montant (la mémorisation se fait sur le front montant)







NAND-NOR : régie par le front descendant




- Bascule D à commande par flanc (edge triggered)
  - 6 portes NAND : régie par le front montant




– 6 portes NOR : régie par le front descendant




- Bascule D à commande par flanc à 6 portes NAND
  - Ecriture d'un 0 et verrouillage lorsque C = 1




Ecriture d'un 1 et verrouillage lorsque C = 1




- Bascule D
  - Régie par le front montant




Régie par le front descendant




Bascule D maitre esclave régie par le front montant





- Positionnement de Q sur le front montant
- Maintien de Q (préc.) pendant tout le cycle :
   La valeur de D en fin de cycle
   est recopiée sur Q à la fin du cycle
   Les variations de D ne sont pas
   répercutées sur Q pendant le cycle



### Bascules

- Utilisation de la bascule D
  - Sortie Q : état présent
  - À la prochaine transition d'horloge : D est recopiée sur Q
  - Entrée D : état futur, noté Qf (ou Q+)
- Bascules dérivées de la bascule D
  - Bascule T
  - Bascule JK


### Bascules

- Bistable
- Bascules transparentes
  - Bascule RS
  - Bascule Latch (bascule D transparente)
- Bascules opaques
  - Bascule D
    - Maître esclave
    - À commande par flanc (*Edge triggered*)
- À partir de maintenant : bascules D régies par le front montant
  - Maître esclave : Latch niveau bas (NOR) Latch niveau haut (NAND)
  - Commande par flanc avec 6 portes NAND

### Compteur

- Opérateur séquentiel à n états
- Cas particulier d'un registre à décalage
  - Interdit avec des bascules transparentes
- État  $i \rightarrow$  état i + 1 % n à chaque cycle d'horloge
- Ex. Compteur par 2
- Ex. Compteur par 4
- Ex. Compteur par 4 avec remise à zéro

• Ex. Processeur




- Ex. Passage à niveau
  - Si un train approche, les barrières se ferment
  - Lorsque le train s'éloigne, les barrières se rouvrent
- Réaction à des événements

→ Asynchrone


⇒ Compliqué en pratique

• Ici événements synchronisés par l'horloge → Synchrone


- Un automate à états finis est un quintuplet  $(K, \Sigma, \delta, s, F)$  où
  - K : ensemble fini d'états (States)
  - $-\Sigma$ : ensemble fini de symboles événements (*Events*)
  - $-\delta$ : fonction de transition:  $K \times \Sigma \to K$
  - $-s \in K$ : état initial
  - $-F \subset K$ : états acceptants  $F = \emptyset$  ici
- Ex. Passage à niveau
  - 2 capteurs à 300m CG et CD passent à 1 au passage d'un train
  - Si les trains ne passent que de gauche à droite
    - États : *K* = {barrière ouverte, barrière fermée}
    - Événements : Σ = {CG passe de 0 à 1, CD passe de 0 à 1}
    - État initial : s = barrière ouverte




- Ex. Passage à niveau
  - 2 capteurs à 300m CG et CD passent à 1 au passage d'un train
  - Si les trains passent dans les deux sens
    - États : *K* = {barrière ouverte, barrière fermée GD, barrière fermée DG}
    - Événements : Σ = {CG passe de 0 à 1, CD passe de 0 à 1}
    - État initial : s = barrière ouverte



- Automates à états finis synchrones :
  - Une transition se produit à chaque front montant de l'horloge et est instantanée
  - Les événements sont remplacés par des entrées (valeur lors du front montant)
- Ex. Bascule D
  - États :  $K = \{Q=0, Q=1\}$
  - Entrées :  $\Sigma = \{D=0, D=1\}$




• Ex. Compteur par 4 qui s'incrémente si e=1, conserve sa valeur si e=0



Ex. Reconnaissance de la séquence 01

# Registres


• Ex. Registre 8 bits



• E stocké en fin de cycle et disponible au cycle suivant

# Registres


Ex. Registre 8 bits avec mémorisation sur plusieurs cycles



- En fin de cycle
  - Si W = 1 alors E est stocké et disponible au cycle suivant
  - Si W = 0 alors S conserve la même donnée au cycle suivant


### Banc de registres (register file)

- Lecture
  - n numéros de registres en entrée #rrX, n ports rdataX en sortie
  - La donnée correspondant à #rrX est maintenue sur rdataX
- Écriture sur le front montant
  - 1 numéro de registre #rw, 1 port wdata, 1 horloge C et 1 signal W en entrée
  - Si sur le front montant W=1, la donnée wdata est placée dans le registre #rw
- Ex. Banc de 8 registres 8 bits avec deux ports de lecture n=2



### Banc de registres (register file)

• Ex. Banc de 8 registres 8 bits avec deux ports de lecture n=2




#### **RAM**


- Bancs de registres : petites mémoires
- SRAM (Static RAM) : à base de bascules
  - Données stockées tant que le système est sous tension
- DRAM (Dynamic RAM): à base de condensateurs
  - Rafraichir la charge des condensateurs
- SRAM plus rapide mais plus chère 
  → caches (≈ Mio)
- DRAM moins chère mais plus lente → mémoire centrale (≈ Gio)
- DRAM synchrone (cadencées par une horloge)
  - SDRAM (Synchronous DRAM): opérations sur un front d'horloge
  - DDR SDRAM (Double Data Rate SDRAM): sur les deux fronts d'horloge

#### SRAM


- SRAM de 2<sup>m</sup> mots de k bits :
  - Din / Dout (k bits) : entrée / sortie de données
  - add (m bits) : adresse
  - WE (1 bit) : Write Enable
  - OE (1 bit) : Output Enable



- Buffer : interrupteur
  - c = 1 : e est copié sur s
  - -c=0: rien sur s



Bascule D avec buffer



#### Din[1] Din[0] **SRAM** Ь D C latch Q C latch Q • Ex. 4 x 2 bits enable enable (2<sup>2</sup> x 2 bits) D D C latch Q C latch Q enable enable décodeur 2 vers 4 D D add\_\_ C latch Q C latch Q enable enable D D C latch Q C latch Q enable enable WE. OE Dout[0] Dout[1]

#### SRAM

- Ex. 2<sup>16</sup> x 8 bits ?
- Problème : décodeur 16 vers 2<sup>16</sup> compliqué à réaliser / câbler
   → Découpage en blocs
- 64Ki mots de 8 bits découpés en 8 blocs de 64Ki bits, chaque bloc stocke un bit par mot adressé
- On découpe la mémoire en blocs de 64Ki = 1024 x 64 bits
  - Chacun des mots de ces blocs est adressable par add[15-6]
  - Pour chaque mot de 64 bits on sélectionne un bit par add[5-0]

